基于SRT算法的单精度浮点除法器

A-Lin · 发表于 2019-7-30 09:18

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

基于SRT算法的单精度浮点除法器

采用Verilog HDL语言，在FPGA上实现了单精度浮点除法器的设计，通过采用SRT算法、SD表示法、常数比较法以及飞速转换法，进一步提高电路的运算速度。本文使用NC－SIM和Maxplus2仿真软件进行前仿真和后仿真，使用Synplify进行逻辑综合，采用的器件是EPF10K40RC208-3，对除法器进行了仿真。

游客，如果您要查看本帖隐藏内容请回复

wu68aq · 发表于 2019-7-30 16:27

研究研究，谢谢楼主分享

mmm1232013 · 发表于 2020-3-24 21:32

回复一下看看，感谢楼主

ic_er · 发表于 2020-7-25 01:28

学习一下！

雷北城 · 发表于 2020-7-25 16:38

基于SRT算法的单精度浮点除法器

帐号		自动登录	找回密码
密码			注册

基于SRT算法的单精度浮点除法器

EDA365欢迎您登录！

推荐内容 /1