当在同一个PCB层的时候，GND和VCC相交的时候，我应该去隔开谁呢，才能把影响降低到...

pegngf

当在同一个PCB层的时候，GND和VCC相交的时候，我应该去隔开谁呢，才能把影响降低到最小。感谢！
  l  x9 w5 A4 `. Z% q  \7 q

ygcgsa

这种情况在Power plane中会遇到。

Colbie

我的建议
1 O7 S. D5 \1 h7 M9 L
1. 哪一层被较多较重要信号当作参考平面，就保持完整
* }# G" _% `8 S1 n2. 被分割的平面可以在表层用跳线再短路
3. 在两个分割处分别用缝补电容跨分割，亦有上述第二条的效果。

cat12620

Colbie 发表于 2019-7-29 17:11
我的建议

8 K: W) t  L" Q1. 哪一层被较多较重要信号当作参考平面，就保持完整

) X. v! L! }8 b# v# U/ ]同意这种做法！
2 r& }- Z8 v4 y# e应该效果会很好。
4 Z) \: |& l( o; D

Allevi

' a4 I! p* t; d( p最少保证10mil以上的距离吧，当然要视电源的电压而定，防止高压和低压击穿放电。

haiyun0921

Allevi 发表于 2019-7-29 17:13
" C1 H$ h( l. p4 ~5 x' w最少保证10mil以上的距离吧，当然要视电源的电压而定，防止高压和低压击穿放电。

是的，关键信号参考完整的GND平面

lyr1983119

一般是隔开VCC吧。。GND的完整性一般优选于VCC