|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
请教大家一个问题。( l# Z) P) D" s" j1 q5 E2 T- j
芯片采用的差分线传输数字数据，芯片输出一共有10对LVDS差分走线，两对时钟，8对数据线。
m8 L1 G6 j. @3 R4 c3 [
# u B3 m4 y8 d, U. I3 H' D! O
7 q- }2 c& `& T- [, [% O<div>截图是芯片手册中提到的内容。
7 o* `- ?/ I% e% F' _, E* z" u问题1：它是说明每一对之间相差长度吗？我举例解释一下：比如说AD1_P AD1_N 与 AD2_P AD2_N 这两对之间的差距小于150mil？还是还是一对差分线中的P线和N线的相差长度小于150mil？
( w* h6 ~0 @0 t" R: _* O V* ` j
问题2：我在PCB布线上遇到了难题，不知道要保证每对等长需要的长度差限制范围。频率是120MHz。
9 U( n, u9 B c/ q& A而且每对差分线保持等长应该也有长度差的容量吧，不然我无法保持两根线平行了，比如下图。</div>截图是芯片手册中提到的内容。4 i3 T2 i( n" }$ ]/ t, l
<div>截图是芯片手册中提到的内容。7 M& }# R/ a/ i) {) C
! ^5 q5 R/ y4 `
6 ^6 s y& `1 v q. I/ [* U- K! n; j- W& O) U$ L
</div>截图是芯片手册中提到的内容。
. k' J" c" x L& z% t' ?! h: t& w4 M# D
% ^3 h% P. W/ W. |9 b
& {2 F# ?! K7 h3 f6 r1 L0 ]3 b0 h
! c, ^, M3 K! o+ z* e( q3 a" F3 `. I0 v! d
. _. }9 r, T5 ]9 Q% x
( n# u/ `2 L1 n S |
|
/1 
发表于 2019-7-29 14:32
收藏
淘帖
支持！
反对！