我们应该怎样评估FPGA的资源（2）

pulbieup

作者：ohyes
4 }3 X0 M, w9 _, {" p/ B  G5 N
FPGA开发两年，就自己的经验答下：
6 m& K  L' Z5 P4 P
0 o4 r9 f" W! h3 L: y& t; N: m) @1.FF和LUT的数目：
: X, n; g4 A6 u* E+ S( l0 \9 h
* p% s( {# }8 U: _/ k9 _这个在写出具体代码之前基本没法估算，可能大牛能估出一个数量级来。我们目前的做法是系统 架构划分好后可以复用的模块根据以前设计中的资源消耗数来估，新的模块写完代码后估。
# C+ {* _0 o1 Y. X
% m, J9 I& |- Z+ v9 n2.RAM：

这块在实现架构定好后，基本能准确地估出来，各个模块需要用到几个FIFO，几个RAM，最终整个系统的RAM数量可以确定。前提是所有功能的实现方式设计好。

3.乘法器：
' W8 ]+ s. R" r/ A+ U) T! R
2 Z8 O& U: q, ?" ^* b这个与上面RAM的估法一致。
- j0 L" N# t$ c
% S1 f& Y; {, @' h4.锁相环，时钟分配器，时钟资源：

& s: O9 q% x" ]这部分我认为都和时钟相关，这部分在系统设计架构完成后，根据各个模块的时钟频率来确定。

$ R# |3 Z, u* c, B: e2 J8 N5.全局资源
1 L/ ]: x# p; r9 k/ I0 J( C
# V- d1 d, B3 u( u' i这部分不是很明白什么意思，是说可以上全局网络的个数？
- `* m1 E* `6 x; O/ I$ w: q管脚数目这部分其实是和需求强相关的，基本上需求确定好，实现方式确定好，这部分也不是问题。
2 w; x. Z& G+ ?  r( z7 d. Z
7.特殊IO

& r) w+ R4 D; y7 G) c/ l. i- D这部分的估算有时候和硬件接口相关，有时候和实现方式相关。举例来说，LVDS的数目通常由对接的硬件器件确定，而DDR部分需要根据系统实现方式来确定，确定DDR的带宽，频率，接口的位宽等，这样对DDR IP CORE的需求也就出来了。
9 j! P0 q- [8 f! s+ ^' M4 `4 k" I

( q2 c/ Y! F6 B/ E
# }! F" R- F! q" g. ~+ |
! u, s8 M4 R6 ]/ h& i

: m  ~) B4 u. }. F: v# R6 z

6 y- e9 C% G* }, L1 p) a- q
8 u6 A1 {. T: z0 V& y

fanichicl

应该怎样评估FPGA的资源