找回密码
 注册
关于网站域名变更的通知
查看: 1096|回复: 6
打印 上一主题 下一主题

DDR 时钟辐射超标怎么办?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-7-21 16:00 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
公司一款产品,2层板,板厚1.2mm;605M辐射超标5dB,DDR差分阻抗参考设计140ohm,频谱仪探到源头是DDR差分时钟线,试过的对策:9 @. |! G; F1 B9 T# c  ^- ^& h
1)在差分线上并联4.7pf电容;( U; t  [3 M; Q7 I7 ^
2)靠近DDR端差分间并联3.9pf电容;; c5 S! ]9 G% X$ n( d  m) D0 L
3)调整源端串联电阻9 ^2 x/ B. n6 o0 r2 X
4)加屏蔽罩! X$ r- [+ e# m* f/ o
都无法改善;真不知如何改了,大伙有方法不?
0 ~! f  P$ h) c  u0 w ! t4 B) y! y, C6 E& _3 r% Z6 c
) ~5 E+ F$ {1 r) m5 y

该用户从未签到

2#
发表于 2019-7-21 18:35 | 只看该作者
加屏蔽罩没效果说明发射点没罩住。检查下那些构成天线的地方

该用户从未签到

3#
发表于 2019-7-22 01:30 | 只看该作者
整個ddr罩住看有沒有用6 P4 ~5 X1 `; x* s7 e0 z6 D
  • TA的每日心情
    奋斗
    2020-4-9 15:05
  • 签到天数: 6 天

    [LV.2]偶尔看看I

    4#
    发表于 2019-7-22 10:08 | 只看该作者
    先看看主芯片是否能支持DDR的时钟展频功能吧。不行的话估计要重新优化layout了。

    该用户从未签到

    5#
    发表于 2019-7-22 10:20 | 只看该作者
    现在的电子产品也真是成本敏感,这种板做两层,DDR的时钟线下线有完整的地平面层吗?这样要过认证只能做两层,那真是不容易啊!
  • TA的每日心情
    无聊
    2020-7-31 15:14
  • 签到天数: 1 天

    [LV.1]初来乍到

    6#
    发表于 2019-7-22 14:21 | 只看该作者
    调低主控的驱动能力

    该用户从未签到

    7#
    发表于 2019-7-22 14:48 | 只看该作者
    开展频,降驱动
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-6-23 08:31 , Processed in 0.078125 second(s), 26 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表