W9425G6JH-5小知识

Cinderella0922

W9425G6JH-5小知识

8 w6 f- `/ Z% r, W2 V+ f# B, K1.一般说明
      W9425G6JH-5是CMOS双倍数据速率同步动态随机存取存储器（DDR SDRAM），组织为4,194,304字×4个存储区×16位.W9425G6JH提供高达每秒500M字的数据带宽（-4）。为了完全符合个人计算机工业标准，W9425G6JH分为以下速度等级：-4，-5，-5l和-5A。 -4级部件符合DDR500 / CL3和CL4规范。 -5 / -5l / -5A级零件符合DDR400 / CL3规格（-5升工业级，-5A汽车级，保证支持-40℃~85℃）。
      所有输入都参考CLK的上升沿（DQ，DM和CKE除外）。差分时钟的定时参考点是CLK和CLK信号在转换期间交叉的时间。写入和读取数据与DQS（数据选通）的两个边沿同步。
      通过具有可编程模式寄存器， W9425G6JH-5系统可以改变突发长度，延迟周期，交错或顺序突发，以最大化其性能.W9425G6JH-5是高性能应用中主存储器的理想选择。

) N5 ?* T" y7 j9 j  \2.特点
- h/ o" U6 J8 [  W, V+ f·DDR400 2.5V±0.2V电源
6 `$ v1 m, k' a! K7 ^$ Y4 S2 j·W9425G6JH-5的2.4V-2.7V电源
3 _; L6 v! m! J* V$ F( }·高达250MHz的时钟频率
& G* i- v; c! \) Y·双倍数据速率架构;;每个时钟周期两次数据传输
·差分时钟输入（CLK和CLK）
0 B+ P% C/ C2 N8 r( i: ]·DQS与Read数据边缘对齐;与Write的数据居中对齐
$ ^! G, V- \; I9 |- C$ C·CAS延迟：2,2.5,3和4
3 ]4 Z4 ^+ m$ [! }( B·突发长度：2,4和8
0 C; t# V( c7 `·自动刷新和自刷新
: Z5 l! A: p# k( e  n·预充电断电和有源断电
+ g& d! Q* F( M" M·写入数据掩码·写入延迟= 1
·7.8uS刷新间隔（8K / 64 mS刷新）
  Y; g+ k9 [1 W6 w- o* d·最大突发刷新周期：8
·接口：SSTL2
; [- O: O/ W8 H  r/ m·采用TSOP ll 66引脚封装，采用符合RoHS标准的无铅材料
. n, X# c5 |) a* d" {5 G" j3 E
) V0 _3 F& r2 ]- a- ~3 P' p