W9425G6JH-5小知识

Cinderella0922

W9425G6JH-5小知识
9 i) R# U  V! c" {, s
1.一般说明
      W9425G6JH-5是CMOS双倍数据速率同步动态随机存取存储器（DDR SDRAM），组织为4,194,304字×4个存储区×16位.W9425G6JH提供高达每秒500M字的数据带宽（-4）。为了完全符合个人计算机工业标准，W9425G6JH分为以下速度等级：-4，-5，-5l和-5A。 -4级部件符合DDR500 / CL3和CL4规范。 -5 / -5l / -5A级零件符合DDR400 / CL3规格（-5升工业级，-5A汽车级，保证支持-40℃~85℃）。
      所有输入都参考CLK的上升沿（DQ，DM和CKE除外）。差分时钟的定时参考点是CLK和CLK信号在转换期间交叉的时间。写入和读取数据与DQS（数据选通）的两个边沿同步。
! v8 Q) e( T) `      通过具有可编程模式寄存器， W9425G6JH-5系统可以改变突发长度，延迟周期，交错或顺序突发，以最大化其性能.W9425G6JH-5是高性能应用中主存储器的理想选择。
7 g% o6 f" R- Y
' Q) `4 U- t) Y1 G* h2 _1 K2.特点
·DDR400 2.5V±0.2V电源
" N: f6 Y$ l/ ]3 B5 H6 @·W9425G6JH-5的2.4V-2.7V电源
2 K% l7 b. ^- d2 ?& R0 Z& i·高达250MHz的时钟频率
·双倍数据速率架构;;每个时钟周期两次数据传输
; j& Z6 }9 T  A9 J- ^. a·差分时钟输入（CLK和CLK）
2 i8 X5 r8 p- z·DQS与Read数据边缘对齐;与Write的数据居中对齐
·CAS延迟：2,2.5,3和4
·突发长度：2,4和8
5 m! N0 \; Q* r3 \4 u·自动刷新和自刷新
6 _& c% o$ D* B1 {4 y. P·预充电断电和有源断电
3 w+ G& K% N- [$ w·写入数据掩码·写入延迟= 1
·7.8uS刷新间隔（8K / 64 mS刷新）
! M3 f# W/ k% _2 M% ], S·最大突发刷新周期：8
·接口：SSTL2
·采用TSOP ll 66引脚封装，采用符合RoHS标准的无铅材料
* U" C' E/ y; p; a* u4 a- H+ `