找回密码
 注册
关于网站域名变更的通知
查看: 611|回复: 1
打印 上一主题 下一主题

FPGA经验小结(三)-- (上拉电阻、下拉电阻)

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-7-18 16:38 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
上拉电阻的作用1 n+ ]& f+ B* T7 m1 x3 ]0 C
上拉电阻:
8 o3 [! ]% P- ]1、当TTL电路驱动COMS电路时,如果TTL电路输出的高电平低于COMS电路的最低高电平(一般为3.5V),这时就需要在TTL的输出端接上拉电阻,以提高输出高电平的值。1 P. A( K1 B/ z
2、OC门电路必须加上拉电阻,才能使用。
+ `! X" r* P  Y3 Q! G& Q5 y
游客,如果您要查看本帖隐藏内容请回复

* j: V( w3 s& U7 V( h: t5 v. w& H9 F8 {+ v" q$ _/ C& N" b  _" C7 o
2 q% E6 }$ K8 Z
: G; ?% t+ }: }* i. E. S

; X4 B/ D9 G7 `* B6 n5 `! r
# @2 [$ R* [6 D) F: J9 J0 `

该用户从未签到

2#
发表于 2019-7-18 18:09 | 只看该作者
很多人一直都搞不懂
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-11 21:19 , Processed in 0.140625 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表