FPGA经验小结（二）

pulbieup

1 t8 O! W3 M; K: d5 D在公司里的几个月，做的项目其实不多，但是收获还是有一些，我觉得收获最大的是设计理念的改变，这也是我这段时间最想总结的，我会在后面逐渐阐述。

7 m' U" }6 L* Q1 Z１ 时序是设计出来的
4 R4 X) y" R: m2 n我的boss有在华为及峻龙工作的背景，自然就给我们讲了一些华为及altera做逻辑的一些东西，而我们的项目规范，也基本上是按华为的那一套去做。在工作这几个月中，给我感触最深的是华为的那句话：时序是设计出来的，不是仿出来的，更不是湊出来的。

游客，如果您要查看本帖隐藏内容请回复

9 b! V' h- R# y* a/ I, X0 \

2 [% l& p+ V: T1 O( v9 I. M
8 Q: Y5 v( S* N. w+ d

1 F$ g  @; q6 x! V) ]  c+ e
  f) J1 d9 r6 Y; R( [
* M- c( ^6 i& F! X5 ^4 b/ z* ]8 O

ILLTTA

学习一下