JTAG标准的状态机实现

thinkfunny

JTAG标准的状态机实现 - 基于Verilog HDL
0 U) |' K2 P: w( d本文参考：《通信IC设计》 大家比较感兴趣的话，可以自行购买相应书籍进行研读。
5 W+ j# V4 d( NJTAG协议是目前应用最广泛的下载和仿真协议，对协议的最初缔造者来说，这也许有点无心插柳柳成荫的感觉——最初的JTAG协议只是用来辅助专门的硬件质检部门对印刷电路进行检测的。这些老账现不再提了
$ Y# ^# k' g4 C9 A# i2 e% W我们现在看到的各种JTAG下载和仿真协议都是各生产厂商在原有JTAG协议的思想上进行扩充的，并不具有通用性，甚至连最基本的电路检测部分功能也被加以改造——比如，一个JTAG指令可能在大部分的版本中是4 位长度的，而对于AVR32来说，一个JTAG指令却是5位。总之，现在大行其道的JTAG协议，不变的部分就只有其核心TAP状态机了。ARM有ARM的JTAG，AVR有AVR的JTAG，51有51的JTAG……
# e  p! R& Q  f1 Y" R


. T3 P9 u3 R$ H% |2 x! J8 u- J/ a
# o% @+ L4 C( C
4 H0 ^( E$ |- a% r+ t4 F9 h
+ G) n7 l: ]% e) x# s6 L7 R
  Y: e4 v$ T" B* q# b2 @9 _  T

游客，如果您要查看本帖隐藏内容请回复

2 u2 c, j9 U4 M3 K% R0 h

' n9 U: U$ f8 S8 y

gaoxings

看看JTAG标准的状态机如何实现

freebigfish

太有用了