|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
串行接口常用于芯片至芯片和电路板至电路板之间的数据传输。随着系统带宽不断增加至多吉比特范围,并行接口已经被高速串行链接,或SERDES (串化器/ 解串器)所取代。起初, SERDES 是独立的ASSP 或ASIC 器件。在过去几年中已经看到有内置SERDES 的FPGA 器件系列,但多见于高端FPGA芯片中,而且价格昂贵。
8 R' p. x' Z0 u3 y5 Q
, Y4 c2 y# G% ~7 j+ {8 _. S 本方案是以CME最新的低功耗系列FPGA的HR03为平台,实现8/10b的SerDes接口,包括SERDES收发单元,通过完全数字化的方法实现SERDES的CDR(Clock Data Recovery,时钟数据恢复),完成100~200Mhz的板间SERDES单通道通信,该SERDES接口方案具有成本低、灵活性高、研发周期短等特点。% y' o7 P4 {* E2 F8 L( T
6 }) [ A/ S; G, \: h 1 硬件接口:' i) m" l8 y, k- z9 x9 X2 ?* a
& s3 S6 P; w% y& s
* o5 v+ d- }( k
" l9 D/ U* i: y6 U
7 G% g( y+ K/ ~1 ]
4 z) p2 p, @/ h8 g |
|