FPGA架构的功耗

Allevi

FPGA架构的功耗

- ~# [0 H: ^/ ?2 M" M7 F9 q% ?

6 X) @, M6 s9 i5 G       减少FPGA的功耗可带来许多好处，如提高可靠性、降低冷却成本、简化电源和供电方式、延长便携系统的电池寿命等。无损于性能的低功耗设计既需要有高功率效率的FPGA架构，也需要有能驾驭架构组件的良好设计规范。
       本文将介绍FPGA的功耗、流行的低功耗功能件以及影响功耗的用户选择方案，并探讨近期的低功耗研究，以洞察高功率效率FPGA的未来趋势。
        功耗的组成部分
       FPGA的功耗由两部分组成：动态功耗和静态功耗。信号给电容性节点充电时产生动态功耗。这些电容性节点可以是内部逻辑块、互连架构中的布线导线、外部封装引脚或由芯片输出端驱动的板级迹线。FPGA的总动态功耗是所有电容性节点充电产生的组合功耗。
       静态功耗与电路活动无关，可以产生于晶体管漏电流，也可以产生于偏置电流。总静态功耗是各晶体管漏电功耗及FPGA中所有偏置电流之和。动态功耗取决于有源电容一侧，因而可随着晶体管尺寸的缩小而改善。然而，这却使静态功耗增加，因为较小的晶体管漏电流反而较大。因此静态功耗占集成电路总功耗的比例日益增大。
$ I$ \" ~! m* l( o" d) ~

游客，如果您要查看本帖隐藏内容请回复

fanichicl

看看FPGA架构的功耗