|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
教程说明3 k' m! ?! B1 \# l4 ^
- A7 u q9 o" W7 ]# F: X( v) N8 x& w, \* u1 M8 I
这是Verilog的一份极简教程，涵盖日常设计中的绝大部分基本语法。0 Y* ^) ^' R- e* t6 c7 x1 {
; Y8 L [6 c4 C
( O5 {5 ~( S! K' \" k5 G0 q- y$ r语法不重要，关键是实践。
$ l& a) B ^/ g8 ?
( m+ J7 J' R2 v6 n+ u# _$ i' p9 U; `4 Q7 K
完整的代码和仿真环境在github共享。
" x% O& J* V' k# E1 w* h$ H- e1 e
# a9 \& E$ a1 P( t: L) d) [运行环境
' `3 X5 }" E& t; y5 Q$ W5 \/ W0 S# h; n% `6 M
' ]8 k6 R* f& I) T6 l- 2 d x" a# U: n! ^2 t
- # Centos Linux release 7.2.1511
- cat /etc/redhat-release
* J$ B- [% r6 l7 h. y% W- # QuestaSim-64 vlog 10.4c
- vlog -version
- ' K9 t: v. s! Z3 ?8 _
- # Verdi 2001
- verdi
, L4 T6 X+ a& P. R v( T
1 D% P9 X- y; X+ Y2 M# C
9 h2 A( B3 [+ q
, u6 o7 P2 F9 N, [# Z6 z, X. @4 l4 |1 g: n! ^: N, Z
( J* f7 A0 e0 J! P: {4 I7 G# [) M' E& L
9 i/ V m! {: j9 n- ] |
|
/1 
发表于 2019-7-12 16:36
收藏
淘帖
支持！
反对！