|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
综合约束- j0 N3 O6 h( @$ o
2 l; h9 v$ Q9 i4 ?6 K
3 w% l/ h0 e' ^. J8 |( _) W) A
相信大家已经下意识的将综合约束和综合过程挂在一起了，没错，综合约束确实是在综合过程中做的，用来指导综合过程，包括编译和映射。我们已经知道综合过程是将RTL级电路描述转换到FPGA上的硬件单元(LUT)中，形成以FPGA存在的硬件单元构成的电路。# G" D r6 D, \8 `) s, V$ I
3 ^3 u- `2 y& E$ m s- }# M' F! o p8 u3 i
我们还是拿前面有过的例子来说明，不同的约束将导致生成性能不同的电路。综合这么一个完成式***能的电路，没有加资源共享得到的电路如图8左边所示的电路，而加了资源共享的约束后，得到的电路结构如图8右边的电路。! H! Y& k' j4 J1 L; h, Z9 s" s5 X
+ M; O* d/ K6 V5 a; w
) R2 i1 T% k/ Q( T* k2 {
6 K; ~& r5 d, ?5 ~9 ]: |# i1 a& U% B) Q5 D& R; G9 l8 K
7 C" W! |% ?9 I
# x3 }' w) l8 D9 w- I% e, Q
# F: j3 f. ~1 c8 h. z |
|
/1 
发表于 2019-7-12 14:08
收藏
淘帖
支持！
反对！