如何有效地管理FPGA设计中的时序问题

Taio

如何有效地管理FPGA设计中的时序问题

$ [5 {- h) g. f) [9 h. b% l

1 c2 v! K. T8 E2 J* W摘要
从简单SRAM接口到高速同步接口，TimingDesigner软件允许设计流程的初期就判断出潜在的时序问题，尽最大可能在第一时间解决时序问题，在设计过程的早期检测到时序问题，不仅节省时间，而且还可以更容易的实施设计方案，美国EMA公司设计自动化工具--TimingDesigner ，允许创建交互式时序图来获取接口规范，分析组件接口时序的特点，在项目工程师团队中沟通设计要求。

% I, i( s# E" ~  Y

游客，如果您要查看本帖隐藏内容请回复

kinidrily

看看