双端口RAM的设计（同步读写）之FPGA

ulppknot

之前都是讲单端口RAM的，它们仅有一套控制输入，例如cs，we，oe，还有数据总线以及地址。
" m9 x% u* w/ g! K# |

6 O3 d4 Q! b1 K" \% {. p单端口RAM的设计（同步读、同步写）
9 t; z' J* `5 T; [; C

: O2 `, @9 Z1 y$ G附上太多链接，我也累，自己找吧。
9 z6 w: R) c8 q! w9 A. L- x

双端口RAM，顾名思义，有两套地址，数据总线，以及cs等。


# m* y5 X! N$ [0 c9 q  O从输入输出也可以看出来：
9 L% |5 N, Z9 p1 Z
9 O; O2 j* w8 f) O0 m
. X; p  s% D) _, Y1 m3 l4 v- i

游客，如果您要查看本帖隐藏内容请回复

" w/ v: v' S6 t1 ?/ ]
% f; S/ y5 u  N. ?& y7 @

xuzwg

看看