本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › 研发技术版块 › FPGA|CPLD论坛 › lattice FPGA怎么设置顶层文件？？？
返回列表 发新帖
查看: 684|回复: 1
打印 上一主题 下一主题

lattice FPGA怎么设置顶层文件？？？

[复制链接]
ubeautqq
  • TA的每日心情
    衰
    2019-11-19 15:32

    • 签到天数: 1 天

    [LV.1]初来乍到
    跳转到指定楼层
    1#
    发表于 2019-7-11 15:57 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录！

    您需要 登录 才可以下载或查看，没有帐号？注册

    x

    7 O; Q1 x# j0 F: J" W$ {: Z* u. ~set top…. 那个不能点是什么原因？
    0 L; R! P4 s% i1 E# G1 k9 @+ q0 V* Y0 O' ]

    & G5 @1 t) c2 f( z" I) A" k
    . k+ e7 t+ p; C$ h1 _2 i

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复

    举报

    EDA365微信号及QQ群号！
    relchhiclty

    该用户从未签到
    2#
    发表于 2019-7-11 18:14 | 只看该作者

    通常这两个地方都可以设置

    方法1
    • 第一步
      ! H9 L2 t8 i& h2 Q' @" X( l& H
    • 第二步
      & d1 O/ S( c5 ?6 {. u) Z! K
      9 W; p( C  T& K  D* v6 Z' n
    方法2

    • 第一步
      , u# M# l- @, z5 w9 U1 t

    • 第二步同上。

      5 k2 k8 i( m' V5 I. y
    5 Q% H0 I3 f% j3 z

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复 支持 反对

    举报

    返回列表 发新帖
    高级模式
    B Color Image Link Quote Code Smilies
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-10-11 19:00 , Processed in 0.156250 second(s), 26 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表