FPGA之延时(Verilog HDL)

mytomorrow

简介：


    可以在任意时刻启动，可以重复启动，延时时长可调，单位可切换（ms/us）,在50MHz时钟下的延时范围是1ms-85899ms/1us-85899us。                                                                                                                                                                           
. a' @1 }. ?2 M0 C. ]9 ?$ I
; U7 j0 q: p! p; m' b/ g7 k
% B: J" m) u8 a: U' h* k# B 源代码和modelsim仿真代码：

- w8 N, P! o5 o8 u  X# _
+ J& e1 \# f1 [8 v8 C* [, n

游客，如果您要查看本帖隐藏内容请回复

( ?. ~1 g/ X" i* h* g! a! _
7 Q0 O! a4 f" |% d/ S
2 u' u; f' @+ v1 J# F; V* B- L
7 d4 _; x" |+ m4 j8 t

0 g4 g4 k, k* C. M) \/ u5 V# V
, J8 [. r! A# O; b; v
1 l% C1 \4 M5 i. |1 b% U! u

3 [: n/ N. G2 b
3 s' \3 H" o$ I! s! r% Q6 b. P
: i5 o: [' N$ g7 x: a& ^# t

abcde1234

看看

小鸡哔哔

学习学习，看下大佬怎么写
% E: m6 f! u5 N8 q

雷北城

谢谢分享，学习了！

dixon

谢谢分享