找回密码
 注册
关于网站域名变更的通知
查看: 200|回复: 2
打印 上一主题 下一主题

FPGA程序解读 

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-7-11 10:59 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本人菜鸟,. Y7 q8 p5 n4 K" ^) @7 ?" S/ B+ s0 n# Z
正在学习的一段程序,如下:
0 |* Y% t; B, e. X$ H0 yADD_data u1_add_data( / q7 w  m/ @4 a8 I& ^
.a(video_tmp[9:0]),   //输入下变频后的低10位信号
/ a6 d! B9 k  l- N, C.b(video_sub),        //input [18:0] b
. v" y% m# g8 ?7 f% {$ P' H.clk(iclk),
6 L/ q. \. @6 S  x. Q.sclr(irst_n),# x9 e! b/ j/ A
.s(video_add)         //output [18:0] s
9 a$ j& Y+ _; F' m  K  w);
* f( y( E/ n+ ^# A/ l( c
/ T4 }  T$ y* T2 c3 n. P5 {9 ESUB_data u2_sub_data( ) G& \+ W) @& ]! G. ]6 v* ~4 q9 W
.a(video_add),       //input [18:0] a" W- }6 ~) L1 e/ }4 }
.b(video_delay),     //input [9:0] b
: k5 w" h$ }! M5 W- V& Q.sclr(irst_n),- B3 A8 g2 x1 q! D4 G
.s(video_sub)       //output [18:0] s
6 h) F, D0 s; o9 q( e# o);$ J! N; y5 c( P' C

2 D' \0 ^8 b/ j% {+ ^7 ?$ `always@(posedge iclk)  C/ w# B/ w6 ]7 V, S0 S
begin. i0 }0 Y, r: }1 E! q
   if(irst_n)begin/ b% n$ q' r7 q. O, o: P+ |% I
      video_delay<=10'd0;; M9 ]- N7 a; \# x: i
   end$ P% Y5 t1 ^! E
   else begin
3 `* B" p7 c( h6 x     video_delay<=video_sub[18:9];5 x. n6 S9 x+ ~/ O4 ?) k
   end
2 w$ O/ H6 [, V( E8 G' s2 F0 y/ `, c  pend
  ?5 ?/ p, I7 Q3 F想请教一下大神,
; c9 @) Z! q1 j; J: e4 F这段程序的作用是什么?
( I% x, c1 O. r* H& Q, ^6 L9 f加法和减法互相嵌套比较乱,能不能讲解一下,非常感谢!

该用户从未签到

2#
发表于 2019-7-11 17:10 | 只看该作者

( f0 ^$ K5 t* @( p" u5 }
2 V& ]( k  [# ?前两块是模块的例化,相当于调用函数。, e, R+ U& q# [- J
目测是加法和减法模块。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-11 18:59 , Processed in 0.140625 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表