单端口RAM的设计（异步读、同步写）之FPDA

ulppknot

上篇讲到了：单端口同步读写RAM的设计，那里对RAM的读写采用的是同步的方式，也就是和时钟同步，读写都依赖于时钟。


+ p9 B  B4 d2 B, b这篇博文，我们的写依然是同步的，但是读是异步的，所谓的异步就是指不依赖于时钟，这点我们在后面的代码设计中可以清晰的看出。

) K6 m* P. w% h3 c5 W9 C$ Z
截取出来：
0 `; ~" m& B# a8 N7 m
  L  m1 V' b; _3 B* ~5 F
$ k  Y8 _. g4 j# U( {% Y// Memory Read Block
* [+ l# n4 w5 e' j' u- z: R* ^// Read Operation : When we = 0, oe = 1, cs = 1
3 R7 K: [4 S1 Lalways @ (address or cs or we or oe)
begin : MEM_READ
' X$ z4 B, C7 }2 {" U* s    if (cs && !we && oe) begin
( a& d0 P% g/ b9 ^9 D         data_out = mem[address];
! l" Z" p. d! o: H4 c    end
end
7 K) S$ z* p# F% q0 q; l7 B

; R) d4 @( a: y+ |5 q% z/ }) M. Y可见与时钟无关，是一个组合逻辑。

0 i- ]" |" b/ {
& R/ p7 b+ {0 P, V

游客，如果您要查看本帖隐藏内容请回复

% w; V, z0 b9 m; {% J

ygcgsa

路过学习一下