FPGA ------- SRIO IP核系统总览以及端口介绍（二）（I/O Port 含义介绍）

pulbieup

上篇：FPGA ------- SRIO IP核系统总览以及端口介绍（一）（User InteRFaces 之 I/O Port）根据数据手册PG007，介绍到了逻辑层接口的IO口，今天想研究下，这些端口如何使用，结合实际问题来想想这个问题。
: ?: j3 d5 Q, c! s1 I
; g! C" s( ]0 Q$ a/ ^- x
- }5 |( r8 `1 x我们知道I / O端口可以配置为两种样式之一：Condensed I/O or Initiator/Target.
, d4 l, K5 i. U

  A# G' N7 L8 P1 I1 }5 B  v. W我们考虑使用Initiator/Target方式：

/ x. e; G) B$ J2 }! c8 Z  q& R3 x* r

3 U$ \) V9 Y+ C+ W- ?$ Y: j* L$ x
' Q( v$ |2 S9 L! }) V
这种方式的端口信号分为ireq/iresp与treq/tresp这两对信号类型。
3 \: A7 b& a# U3 w* v

( ?4 d. x$ ~; X, N% x

游客，如果您要查看本帖隐藏内容请回复

1 v0 k1 t" f# N
3 m3 ?' ~. I& Y4 c' F
" k3 d, v9 m. }
! Q% r6 z6 }$ y0 k) e$ h- ]& j# K4 K
. }$ t* t5 Z. C


) j0 Z5 \; S( x4 X8 Q: O6 A9 h

wu68aq

看看
) e' [/ ^8 `5 J0 _) C$ U5 `( N