同步FIFO的设计之FPGA

ulppknot

这个同步FIFO的设计方法是调用异步读写双端口RAM来实现的。


$ ~1 ]- p3 s, a关于异步读写双端口RAM的设计，前面已经讲到过了：双端口RAM的设计（异步读写）之FPGA
2 t1 B* V: N; J& A; @

此时使用双端口RAM来设计FIFO，可以使用一套端口进行写操作，一套端口进行读操作的方式来实现，例如例化方式大概是这样的：
/ q$ X) M) P& ~7 [7 b) w- N

( f4 n% l$ s8 u" A# @0 |ram_dp_ar_aw #(DATA_WIDTH,ADDR_WIDTH) DP_RAM (
.address_0 (wr_pointer) , // address_0 input
.data_0    (data_in)    , // data_0 bi-directional
7 _8 Q: r0 G1 N0 c8 O/ Y& S0 Q.cs_0      (wr_cs)      , // chip select
.we_0      (wr_en)      , // write enable
: x1 B* X3 e" M3 z' x  h.oe_0      (1'b0)       , // output enable
.address_1 (rd_pointer) , // address_q input
& n* i* r$ J  d7 _2 a; k4 ~+ q0 f.data_1    (data_ram)   , // data_1 bi-directional
.cs_1      (rd_cs)      , // chip select
.we_1      (1'b0)       , // Read enable
.oe_1      (rd_en)        // output enable
);  
$ S" ]5 f0 j- Y

这样就可以同时读写。
' i% o% C! j5 Q5 C

其原理大概如此：

游客，如果您要查看本帖隐藏内容请回复

4 {4 V% `- v' Z0 z/ s) \1 M
2 g3 u+ q7 m% a% T- E


- Y, x6 ]7 G) L1 J; K

relchhiclty

转转，看看