|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
基于ARM 总线的接口实现
- b, x% \* ]- g7 ^! c$ \' n2 e6 k
+ g/ L+ b" A: `, M7 n: X- O) y6 A1 I' f& o8 ^
从最简单的接口APB到复杂的 AXI 主机，芯片设计者可以将FPGA 引入到 APB、 AHB和 ARM 体系结构的AXI等各种总线中。随着网络、深度学习和人工智能(AI)、航空航天等应用系统的需求日益增加, 芯片(SoC)和微控制器(mcu)设计对系统的需求也发生了变化。 如今, 在主 CPU 核心处理通用任务时, 还会使用DSP 和 FPGA IP 块的芯片。 这些架构使得整体处理解决方案更加高效而灵活。" @1 ~% Z/ l' k6 s
: I" @& _- d9 s4 b! I, B$ M) E
; G' r! c- A% C8 Q4 t9 ~
特别是, 由于上述原因, 嵌入式FPGAs 与传统的 DSP 和 FPGA 不同, eFPGAs 可以设计成芯片, 作为可重构的 IP 块, 可以重新编程以处理不同的工作负载加速任务或管理不同的I/O (图10)。; b7 `" \6 H; U
6 E1 c. Z7 u) Z& P9 I" L7 V) @5 y8 v, Y7 b" x
( o1 m5 _# q& X
1 ?9 Z2 F# @+ v8 a; `
! z1 W/ V1 M# h N1 @8 h+ u& q% f图10 Flex Logix 的 EFLX eFPGA IP 作为可匹配的硬件加速块或重新编程的I/O 块在 MCU 和 SoC 设计中的实现7 G5 W# ~/ X3 k) V1 c
' W: d0 S! p4 m
; ?" G3 P% S+ v" ?5 |8 q例如, 对于基于 ARM 架构的芯片设计者来说, eFPGA可以与 APB、 AHB 或 AXI 处理器总线相连, 以利用这些优势。 然而, 考虑到大量的组合(主 / 从 AXI/AHB/APB外部接口逻辑或/与 eFPGA 实现的组合）, 这些设计需要仔细考虑。( n9 _) G4 j; \! X5 }8 U
8 \: g( E$ n, \" B* s' s( S# ~7 b* N M- a
eFPGA 的I/O资源
6 J8 m* W- L. W1 x$ H0 w3 ]* B: X7 y8 b( b
0 N6 z6 d$ Q, _- w
9 G$ }9 y, K+ g2 q
/ L( I0 O% i0 O' F+ |1 c* b% U |
|
/1 
发表于 2019-7-9 15:46
收藏
淘帖
支持！
反对！