基于ARM 总线的接口实现

uperrua

基于ARM 总线的接口实现

; f7 I1 c# Z0 q
! f: P4 f- M! m( A从最简单的接口APB到复杂的 AXI 主机，芯片设计者可以将FPGA 引入到 APB、 AHB和 ARM 体系结构的AXI等各种总线中。随着网络、深度学习和人工智能(AI)、航空航天等应用系统的需求日益增加, 芯片(SoC)和微控制器(mcu)设计对系统的需求也发生了变化。 如今, 在主 CPU 核心处理通用任务时, 还会使用DSP 和 FPGA IP 块的芯片。 这些架构使得整体处理解决方案更加高效而灵活。
. x  s) B, o" t; Z
, ~; g7 \5 o" p, L% r, c
特别是, 由于上述原因, 嵌入式FPGAs 与传统的 DSP 和 FPGA 不同, eFPGAs 可以设计成芯片, 作为可重构的 IP 块, 可以重新编程以处理不同的工作负载加速任务或管理不同的I/O (图10)。

4 `$ Q8 [& [' @, x
# ~( O1 u3 ?5 O/ T1 t9 f$ ^
) Q  r8 `& S- y7 M8 D  {
, ^9 L) d- W; |+ w2 }, \
图10 Flex Logix 的 EFLX eFPGA IP 作为可匹配的硬件加速块或重新编程的I/O 块在 MCU 和 SoC 设计中的实现
3 F, ?* p) A$ ~
, B  t' v( Z  P& ~
8 k' U  l% \, x% p+ u例如, 对于基于 ARM 架构的芯片设计者来说, eFPGA可以与 APB、 AHB 或 AXI 处理器总线相连, 以利用这些优势。 然而, 考虑到大量的组合(主 / 从 AXI/AHB/APB外部接口逻辑或/与 eFPGA 实现的组合）, 这些设计需要仔细考虑。

& j9 B0 O7 A' j
2 ^$ r; H' I0 U$ u9 teFPGA 的I/O资源
+ _: U* _% @& K, ?
: \. K" q% @$ {% m2 F' y+ ^- q& R

游客，如果您要查看本帖隐藏内容请回复

6 ?* c. X0 y4 W  ~" l% Z
; ~0 w1 J6 {( t3 X) o, {) R3 C  \- z& f

gaoxings

研究一下，谢谢楼主分享

lt666

很好的

雷北城

基于ARM 总线的接口实现