|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
基于ARM 总线的接口实现
$ D% i' O+ W: a: }' m- [$ y/ O v
$ V& S8 M7 s! ^$ ]5 H0 E
( ~) o. b. g" h& x9 V( h从最简单的接口APB到复杂的 AXI 主机，芯片设计者可以将FPGA 引入到 APB、 AHB和 ARM 体系结构的AXI等各种总线中。随着网络、深度学习和人工智能(AI)、航空航天等应用系统的需求日益增加, 芯片(SoC)和微控制器(mcu)设计对系统的需求也发生了变化。 如今, 在主 CPU 核心处理通用任务时, 还会使用DSP 和 FPGA IP 块的芯片。 这些架构使得整体处理解决方案更加高效而灵活。
$ S8 j D2 I6 Q1 X* H. p2 y% o8 B0 L; U( Z
) N: }+ z+ \4 K
特别是, 由于上述原因, 嵌入式FPGAs 与传统的 DSP 和 FPGA 不同, eFPGAs 可以设计成芯片, 作为可重构的 IP 块, 可以重新编程以处理不同的工作负载加速任务或管理不同的I/O (图10)。
1 _8 ]0 u# i0 e2 |; D9 a: C' x- Q s- V: M) _" D/ A) M8 I. c6 Y
0 X1 v# V; x( z- R+ ~6 J# u3 q
. b/ r2 Y9 G- ?" j3 D
@: g, C" v& N1 Q- j6 f% i
1 ~9 D8 v- T- f( z2 ]; {) |图10 Flex Logix 的 EFLX eFPGA IP 作为可匹配的硬件加速块或重新编程的I/O 块在 MCU 和 SoC 设计中的实现0 @) e& I" ], t5 H+ K: j1 B
% b4 _& E1 D! p9 j1 b9 D0 ^* m
" R7 X) p8 ] E, Q9 Z, `9 s- G例如, 对于基于 ARM 架构的芯片设计者来说, eFPGA可以与 APB、 AHB 或 AXI 处理器总线相连, 以利用这些优势。 然而, 考虑到大量的组合(主 / 从 AXI/AHB/APB外部接口逻辑或/与 eFPGA 实现的组合）, 这些设计需要仔细考虑。
$ }$ p, m7 ^ h6 J0 f- d: n
3 N% l4 F) S* w# V( s. C$ c
3 u. }& [7 U, c' M/ |6 \4 s0 TeFPGA 的I/O资源
h X |3 k- i. F1 f" I
r7 k, @! q* q) K: j* Y; t: _! C" }
# ]2 P% K: A9 E" e& S9 V- m( X7 s6 ^$ c' I; X$ O
0 O) p, q2 H) A6 ]7 _! A
|
|
/1 
发表于 2019-7-9 15:46
收藏
淘帖
支持！
反对！