FPGA ------- 学习（十） PLL核的定制

mytomorrow

通常我们板子上所带的系统时钟是50Mhz，如果我们需要更高的频率就需要使用pll核，通过锁相环将频率倍频到更高的频率。


我们采用将系统时钟50Mhz倍频到100Mz来讲解：
4 j0 F4 `! o; `& P' p: D) {, h1）选择tools→MegaWizard Plug-In Manager
; p* |: Q& _1 @/ k7 o

2）选择“Creat a new custom megafunction variation”，然后Next。
: J  @. D5 l+ p6 K6 @
6 `# q2 d8 ]: I1 o# C. b

$ |2 D+ [9 V4 Z
. Y; C7 p! o& \

游客，如果您要查看本帖隐藏内容请回复

+ k+ p( l. I. u4 @3 S  z3 ^8 a

kinidrily

学习学习