找回密码
 注册
关于网站域名变更的通知
查看: 347|回复: 2
打印 上一主题 下一主题

关于FPGA 异步、同步复位及置位资源的讨论

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-7-8 11:40 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
一直都在讨论应该使用同步复位还是异步复位,以及复位和置位是否同时使用的问题。也基本达成一致,我将简要分析一下这么做的原因,不足之处,还请指教:1 q' R3 Q8 x- S

4 L' ^/ Q6 a% Y8 @) J! h. m$ j
# H; `4 g$ K+ o9 ~; Z
1.复位和置位不能同时使用,因为很多基本电路单元不同时包含复位和置位端;* Q0 h8 Q. P* N
2.异步复位同步化。# M% G/ i, E: |' f6 \& {+ i, ]! G

* }' {8 c7 T; b7 q* W+ \. a
) E% I& _# s8 R4 c' r3 o6 Z8 Y
这里只想讨论一下FPGA内部的情况,官方文档推荐:
% p9 @6 P( i' J" p9 b4 d1.使用同步复位,因为像block ram、DSP等只包含同步复位或置位;
- ^' t3 `# f9 G' a2.复位和置位不能同时使用,因为很多基本电路单元不同时包含复位和置位端,如果同时使用可能会增加面积及影响性能。
0 @9 o0 X+ O+ q0 V相应截图如下:5 I' m( t3 P6 {( W$ X

2 C8 }/ b5 E1 q5 O) `5 o, }

8 w# o7 A& T" j% Y, {0 j
游客,如果您要查看本帖隐藏内容请回复
+ m* D; u  G& z9 ]& x3 R, e+ X

+ e2 z; s* W0 d, c+ \1 y

7 M& C, c, c4 t8 k, z6 F) `  R: P: M0 E( w
4 H7 S& y; F+ C2 f/ y5 u2 c
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-12 22:33 , Processed in 0.140625 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表