本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › 研发技术版块 › FPGA|CPLD论坛 › FPGA ------- verliog语言二case
返回列表 发新帖
查看: 255|回复: 1
打印 上一主题 下一主题

FPGA ------- verliog语言二case

[复制链接]
ulppknot

该用户从未签到
跳转到指定楼层
1#
发表于 2019-7-5 15:04 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录！

您需要 登录 才可以下载或查看，没有帐号？注册

x
1、
1 i, y( S5 c; U  y9 E0 L: f( @3 z- D3 n

7 o1 k3 y! V& l( L5 z- G % @& Q' P' w0 F  {1 \
: C9 j6 B4 m( ]2 U
4 j9 u3 P* s( b$ c% v$ d, ?9 c2 n! U- }
2、
: h' u) m4 }8 Z& w8 u( ?' U* W, V$ K2 c) [7 g
游客，如果您要查看本帖隐藏内容请回复
8 R+ M) s7 g2 t: ]$ S( k

/ q8 V& ?% e* l' n" ~4 w1 d/ N

下载资料威望不够？点击查看获取威望的N种方法>>
回复

举报

EDA365微信号及QQ群号！
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-11 19:51 , Processed in 0.171875 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表