FPGA ------- 常见组合逻辑and时序逻辑单元

thinkfunny

要写好FPGA代码，需要对组合逻辑和时序逻辑有基本的理解，当然还要知道FPGA内部的基本组合逻辑单元和时序逻辑单元。

8 x# r5 q& R: F& k* Y* T3 N7 b/ P& {
4 H8 f1 {$ E" N    FPGA内部常见的组合逻辑单元包括：
/ N* d" F# a4 f; V( c  g
$ D! W: O( b  ?" L' C3 M5 S
9 f0 B% [, @  ~: A2 Z5 k1 D1.数据选择器（多路器）
4 G, e7 z' P  }

& {+ m, a7 t- I6 k. Q* i) O2.数据比较器

' g# y9 w. o, k
" H5 M6 j& N7 M5 k) ?0 g9 R

游客，如果您要查看本帖隐藏内容请回复

3 i$ M, d4 U4 R+ w
- Y8 F, }9 W+ Q+ `
5 N8 _+ x4 g- B$ k- \7 T

kinidrily

看看常见组合逻辑and时序逻辑单元