找回密码
 注册
关于网站域名变更的通知
查看: 312|回复: 1
打印 上一主题 下一主题

FPGA ------- 四输入、六输入基本逻辑单元LUT的一点理解

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-7-5 14:34 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
我们知道FPGA由LUT、IO接口、时钟管理单元、存储器、DSP等构成,我觉得最能代表FPGA特点的就是LUT了。当然不同厂家、同一厂家不同阶段FPGA的LUT输入数量是不同的,随着技术的发展,LUT的输入数量也在增加。
% O  B" s+ _' \/ c1 m. L% K
& V$ @: P+ V: U% `* h% E9 F+ [
. T* B$ x& I! V7 n' j
游客,如果您要查看本帖隐藏内容请回复
8 t2 r' I  K3 Q' i2 O
4 ?3 q+ x8 }) C0 k
* F; |+ S" Y( r+ h  f
8 N% t6 G, A" K' M- y& _

0 p- g6 l$ v  |0 g- Q& m. L5 t5 y5 |9 y1 Z7 ?. I
# @+ ]3 L4 j) ~6 [" V
4 |) L' o7 o' h6 @( J
( X2 m/ n% [8 B. @) I

1 h% J  V- ]- U# p
+ x* w7 ^. w, [8 v7 ]+ {
3 y4 S3 W! t+ ^& S  R; K3 f- U
' ^! o# G4 c* E. k8 h: q6 W

该用户从未签到

2#
发表于 2019-7-5 17:21 | 只看该作者
看看楼主怎么说的
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-11 19:50 , Processed in 0.156250 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表