本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › 研发技术版块 › FPGA|CPLD论坛 › ISE RAM IP核如何实现异步读取
返回列表 发新帖
查看: 312|回复: 1
打印 上一主题 下一主题

ISE RAM IP核如何实现异步读取

[复制链接]
beachsun

该用户从未签到
跳转到指定楼层
1#
发表于 2019-7-4 15:32 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录！

您需要 登录 才可以下载或查看，没有帐号？注册

x
如题，在ISE中使用verilog 的ramIP核，如何实现同步写入，异步读取的功能？4 q# v) |9 X( b1 s2 x
 - V7 I- v- k5 d9 W5 V! F
- x! |2 v8 i6 S0 N! y" h9 O( N* L
* @+ z. ^' l; o0 U7 v2 W" a0 R
, |2 j; O, T7 {6 o- j2 K3 Y0 L
% z0 W+ E2 C: `5 C7 |8 i

: W8 u7 L% N" ^  s
0 u; I5 `- J$ _* q1 W4 K, K5 V

下载资料威望不够？点击查看获取威望的N种方法>>
回复

举报

EDA365微信号及QQ群号！
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-11 14:34 , Processed in 0.156250 second(s), 27 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表