|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
以QuartusII13.0EDA软件为例，介绍Verilog文本输入的EDA设计流程。
' M& }: C3 ~2 P5 z- P. c; }& s, o: C' {, D1 G
+ p4 |0 B; X) V$ i1 G1．首先在D盘或G盘等新建一个文件夹，用英文字母命名，例如建立文件夹SY1。
' y2 I: X* I! c2 F) F! P, g5 D9 M. s3 s5 P4 p; I7 O
3 ?' W$ ]$ J- k5 P# P FPGA工程目录 : dev: 工程建立在此文件夹，工程设置
" O' u0 V: I3 h/ G* ?# H4 K; a( ~: ?: L1 p
% ], C2 p" Q; S
core:IP核保存区
9 U- s: V- `3 w7 G# `( V0 m+ ^! n) X% E
# m/ c0 K" r* K( q, Y2 u src：用户代码保存区; x8 X. N, F$ c9 z
! X. a, Q) R0 K4 n
0 N" d, x' s: A. c8 M/ X sim：testbench仿真测试文件
( r/ e5 X6 l; ^+ H) | F& X) e" R0 t) z- L4 O
$ k6 ^! V: r x# ^/ f7 h doc：设计参考文档- l# n2 y3 _% \& G, H
1 [/ p R. A- b* }$ t* I& X% c7 b! W$ ~3 }: y- s) u0 U6 J9 s
+ @# a, V w( Y( u2 a5 Y& O( h
+ R6 ~; q. K! [. b* c1 u. s+ A3 a3 q8 J
" d. s: @4 r9 x! T7 U" ?. K- J
4 Z* M# Q8 B4 S3 E! {3 D
, ~$ p* x7 q e1 O1 ^9 d
1 u8 e+ K! Z+ \' y |
|
/1 
发表于 2019-7-4 14:45
收藏
淘帖
支持！
反对！