有关时钟与触发器的感触

thinkfunny

“时钟是时序电路的控制者” 这句话太经典了，可以说是FPGA设计的圣言。FPGA的设计主要是以时序电路为主，因为组合逻辑电路再怎么复杂也变不出太多花样，理解起来也不没太多困难。但是时序电路就不同了，它的所有动作都是在时钟一拍一拍的节奏下转变触发，可以说时钟就是整个电路的控制者，控制不好，电路功能就会混乱。
. R# w/ g1 |* }) Y) h  F2 D- D2 x( L
5 G9 _+ K6 i/ ?9 t" n* t
5 S8 |* ?7 u' k. E6 S6 Y# E

游客，如果您要查看本帖隐藏内容请回复

- w( }' t: f: W% A  R0 q
5 M, s" P( V# K6 y& m
& R$ a, B' c- E
0 R9 h% Y9 J% U* r4 F* r7 s, R: O
9 g5 J% y* p; S# l! [9 M3 E

helendcany

时钟是时序电路的控制者