|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
锁存器latch,在数字电路中经常遇到,它和触发器FF有着本质的区别。
% v5 R) b6 }% t( x
% w$ P: K" C; }- f7 s* s) `
( g; y4 O, \2 `" Z' D' I6 h! e这里为读者介绍FPGA中避免锁存器的方法。
4 ^" K4 ?. J) w" [2 S1 q! C$ T( |6 T1 N- C. p4 f, `. U# ]. n
0 I3 Z# ~! M5 J0 R
在组合逻辑进程中,if语句一定要有else。并且所有的信号都要在if的所有分支中被赋值。/ c) w% W" `+ B
+ r# o. H. w& e8 U1 x6 |, h" E$ l1 G# \' z$ ^! Q: I! L
B, T, l' y& b2 E# }9 m# [+ D- M6 j8 _+ ?
0 m( g4 R, j- D' w x" W: g @3 j+ Y$ j1 U* ?( t
- C! u& T+ s2 |0 ~: {" h4 u, f |
|