基于多相滤波的正交采样零中频数字化接收及QPSK高速解调的FPGA实现

A-Lin

& k) `0 O+ V) i; T) H) w! b

基于多相滤波的正交采样零中频数字化接收及QPSK高速解调的FPGA实现

3 B4 w0 A1 n* M: ^7 v6 S5 {1 Z

摘要t针对高速率QPSK数据传输链系统，比较分析了数字中频接收与零中频接收的优、缺点，并提出了一种基于多相滤波的宽带中频正交采样数字零中频接收方案。基于FPGA对此数字零中频正交变换方案进行了实现和验证，同时，对一种全数字零中频QPSK信号的高速解调算法及其FPGA硬件实现进行了介绍。随着现代通信技术的发展，对通信数据链路的传输速率及误码率的要求越来越高，高速率QPSK数据传输也应用在了卫星和地面站的馈电链路、无人机与地面的数据传输等多个领域。对于高速率
" ~# J" T3 b8 F6 n- s, p) i; C4 dQPSK调制系统，如何选择较为优化的数字化接收及AD采样方案并能保证高速解调和低误码率的要求，是需要研究和折衷的。
: P- n( D( N* d) Q  D4 |8 i常用的接收机数字化方式有两种：中频数字化接收和零中频数字化接收。中频数字化接收对中频信号进行采样数字化，之后再进行数字下变频和数字解调，避免了模拟解调器使用两个乘法器引起的同相支路与正交支路幅度和相位不匹配对解调性能造成的影响，但其能处理的已调信号频率受ADC采样速率的限制；零中频数字化接收在模拟端将接收信号转换为I、Q两路零中频信号，之后再进行数字化和零中频解调，由于是对基带信号进行采样，ADC的采样速率可以大大降低，但由于模拟正交本振会导致I、Q两路信号幅度和相位不匹配，而且由于射频和本振之间的漏载导致混频器之后产生直流偏置，而采用交流耦合抑制直流分压的方式不能应用于QPSK方式，这都会导致解调性能的下降。
本文提出了一种基于多相滤波的宽带中频正交采样数字零中频接收方案，并介绍了一种全数字零中频解调算法，兼顾了中频数字化解调和零中频数字化解调的优点，不会产生模拟正交本振导致的I、Q信号幅度和相位不匹配，又可以降低ADC的采样频率，而且也降低了数字处理模块时钟速率，十分适用于高速率QPSK调制的数据接收和解调。
. a6 |8 c9 J' X4 Y; G

游客，如果您要查看本帖隐藏内容请回复

helendcany

下载查看

雷北城

基于多相滤波的正交采样零中频数字化接收及QPSK高速解调的FPGA实现