找回密码
 注册
关于网站域名变更的通知
查看: 345|回复: 3
打印 上一主题 下一主题

FPGA开关矩阵中基于通道结构的漏电流优化方法

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-6-20 13:29 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
FPGA开关矩阵中基于通道结构的漏电流优化方法
/ ]+ C, E: T$ M* m5 z# D8 O
& x2 L# W  m8 D, m
从通道互连结构角度考虑,该文提出一种降低FPGA中开关矩阵漏电流的方法。根据漏电流与电路输入、输出状态有关的结论,利用连线开关盒(SWB)对信号的传输特性,将FPGA中开关矩阵的漏电优化等效在小规模的矩阵单元中实现。$ Z4 ~+ t- `/ Q# P9 `
游客,如果您要查看本帖隐藏内容请回复

该用户从未签到

3#
发表于 2022-10-13 17:38 | 只看该作者
FPGA开关矩阵中基于通道结构的漏电流优化方法
  • TA的每日心情
    开心
    2025-10-30 15:10
  • 签到天数: 1201 天

    [LV.10]以坛为家III

    4#
    发表于 2022-10-14 10:55 | 只看该作者
    哦,真是不错,比较新的资料,很是全面和深度,很有探究的必要
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-10-31 14:56 , Processed in 0.171875 second(s), 28 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表