EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
如何让的移动电源通过EMI测试 2 _7 l7 D) b' O, I( k( }
![]() 设计一个移动电源的一个关键设计挑战是通过EMI测试。电子工程师经常担心EMI测试失败。若电路EMI测试多次失败，这将是一场噩梦。您将不得不夜以继日地在EMI实验室工作来解决问题，避免产品推出延迟。对于诸如移动电源的消费类产品，设计周期短，而EMI认证限制又严格，因此您想添加足够的EMI滤波器顺利通过EMI测试，但您又不想增加空间，也不想在电路方面增加过多成本。这似乎很难兼顾两者。 TI design（）提供了这样一个解决方案。它可以支持2.7 - 4.4V输入电压、5V / 3A、9V / 2A和12V / 1.5A的输出功率，且只适合移动电源应用程序。通过布置和布局的优化，此TI设计能获得的裕量比在EN55022和CISPR22 B级辐射测试中高出6分贝。让我们来看看设计过程。& }5 x- S6 ]& i* H
; i/ |0 ?( p5 S4 j3 P6 \* w
确定关键电流通路/ X, l8 q; t* M( p* i3 G
EMI从电流变化（di / dt）循环的高瞬时速率开始。因此，我们应在设计之初就区分高di / dt关键路径。为了实现这些目标，了解开关电源中的电流传导路径和信号流是重要的。& Z4 O3 g b. C- t; ^
图1所示为升压转换器的拓扑结构和临界电流路径。当S2闭合，S1打开时，交流电流流经蓝色环路。当S1闭合，S2打开时，交流电流流经绿色环路。因此，电流流经输入电容器Cin，且电感器L是一个连续电流，而电流流经S2、S1，且输出电容器Cout是脉动电流（红色环路）。因此，我们定义红色环路为临界电流路径。此路径具有最高的EMI能量。我们在布置期间，应尽量减少由它包围的区域。$ I7 L( ^* u y
' o e6 [# r3 s0 ?5 B7 f$ ^图1. 升压转换器的临界电流路径
% W0 _4 M& |( L) ~最小化高di / dt路径的环路面积. Q0 D; _6 x% C5 N* ?
图2所示为的引脚配置。图3所示为临界电流路径的布局示例。NC引脚表示设备内部没有连接。因此，他们可连接到PGND。从电气角度讲，将两个NC引脚连接到PGND接地平面有利于散热，并能降低返回路径的阻抗。从EMI角度讲，将两个NC引脚连接到PGND接地平面使得的VOUT和PGND平面更接近彼此。这使得输出电容的布置变得更容易。从图3可以看出，将一个0603 1-UF（或0402 1-UF）高频陶瓷电容COUT_HF尽可能靠近VOUT引脚可导致高di / dt环路的面积最小。
" V: Z# ?' z, r) h1 b+ N
4 n0 U" F% Q; R5 q" S图2. 引脚配置 / O) k+ H1 L! Q" W' ^) l
图3. 关键路径布局示例 . C7 H0 a5 \# W* _( I1 [! t
来自距接地平面10米距离的高di /di回路的最大电场强度可通过下面的公式计算：4 G/ ?2 @. j1 j* z! o, t7 |
' z( y2 g* W1 O# {1 n
7 G# ^) b' ?1 s6 P A+ N" P8 y% m0 L
图4所示为使用和不使用COUT_HF的辐射EMI结果。在相同的测试条件下，辐射EMI通过COUT_HF改善了4dBuV/m。. T2 N. D# x) y1 v
- T3 e0 y0 z8 V" k7 e) B( L
8 x3 w, m/ ?$ n6 z图4. 带/不带COUT_HF的辐射EMI结果 * T3 B* v9 T6 R1 E% r% K
将一个接地平面置于关键路径下3 y. a9 D/ m$ R2 L3 S# [
高跟踪电感导致辐射EMI差。因为磁场强度与电感成正比。将固定接地平面置于临界跟踪的下一层上可以解决此问题。5 i; o* Z$ c+ o9 p8 F. D
表1给出了不同PCB板上的给定跟踪电感。我们可以看到，对于信号层和接地平面之间0.4 mm绝缘厚度的四层PCB来讲，其跟踪电感比1.2毫米厚的2层PCB的跟踪电感小得多。因此将距离最短的固定接地平面置于关键路径是降低EMI的最有效的途径之一。
0 N- T/ m! ?1 k7 x: m( e$ `* t! d8 K- n4 l2 v
表1. 跟踪电感（走线长度=5cm） PCB
! V( N: b2 y. j) }# T8 [ | h (mm)5 Y, _- h; x6 @% k1 M7 w1 \5 g
| Wg(mm)
( s1 q A# h/ K# s1 A | L(nH), c: N3 f: K' d G3 G- S5 X
| 单层PCB
0 V0 x% Z' r" k! M/ f" T2 U3 T | --
) C0 N0 g7 [! Q6 m* U6 j | --
6 k' q- X ]5 }# |5 l+ {2 ` | 52& k) T E1 }. ~' m+ w, ^
| 2层PCB
+ z: ~6 Z v! d+ V( { L$ U; U | 1.2
' _/ p9 \, ]3 f" c& d# x) Y' P | 10
! ~* l/ q& e7 ?3 T, t! ~ | 3.6
/ H+ O6 _ N- k6 u | 4层PCB1 ]7 F7 j1 @. A- ?7 q. p0 f* n: B
| 0.4
5 f2 u" C4 @; T/ d$ ]/ a+ h6 m | 10
, @* U; T q6 y: L3 g5 W | 1.2
* c7 X' }1 W h3 Q |
( |+ Y" T: Q1 Q2 u* q% u3 c, y( J v% }; `/ _: { F
图5所示为2层PCB和4层PCB的辐射EMI结果。根据相同的布局和相同的试验条件，辐射EMI通过4层PCB可改善10dBuV /m。
" H' C& ?5 ~5 I& B. |& P3 Q9 R( i3 h& ~$ \
$ ?+ c; ^6 Z/ g# M. n
图5. 一个2层PCB和一个4层PCB的辐射EMI结果
( D$ C* b5 G" \3 [- c0 ^添加RC缓冲器8 p. @( q9 }7 b/ B
若辐射水平仍超过要求水平且布局不能再提高，则在 SW引脚添加一个RC缓冲器和电源接地有助于降低辐射EMI水平。RC缓冲器应放在尽可能接近开关节点和电源接地（图6）的位置。它可以有效地抑制SW电压环，这意味着在振铃频率条件下，辐射EMI得以改善。! N1 G& D) s4 v8 _
6 j% E8 \) }- ?图6. RC缓冲器的布置7 a( P& n+ r& u+ y o9 b* ]3 X
( K2 F. Y1 ]4 H" o2 e5 C1 A
, i0 V6 K9 o! T( |& _/ Z, c- R1 a$ U- T9 s' i, v; x
| 
/1 
发表于 2019-6-20 09:00
收藏
淘帖
支持！
反对！