如何实现 STM32 主频调整?

artic

TM32f103系列，一直用的是主频倍频到72MHZ，现在项目想不倍频，即还是用8MHZ，请问如何配置。
: ?% K; [) J  O$ V" X$ d

helendcany

标准库在system_stm32f10x.c第106行，如下
#if defined (STM32F10X_LD_VL) || (defined STM32F10X_MD_VL) || (defined STM32F10X_HD_VL)
/ g8 l4 S0 u4 J3 }: W: R( d/* #define SYSCLK_FREQ_HSE    HSE_VALUE */
#define SYSCLK_FREQ_24MHz  24000000
4 H& p3 L6 W+ R( m) f* M+ C& J#else
6 K3 D) d& |# C5 x8 x/* #define SYSCLK_FREQ_HSE    HSE_VALUE */
/* #define SYSCLK_FREQ_24MHz  24000000 */
/* #define SYSCLK_FREQ_36MHz  36000000 */
/* #define SYSCLK_FREQ_48MHz  48000000 */
% g- e! E5 C9 Z& |/* #define SYSCLK_FREQ_56MHz  56000000 */
/ ~; c9 a  l9 p#define SYSCLK_FREQ_72MHz  72000000
#endif
1 L' I3 w7 _7 x2 H% @4 Q. J. `hal库不知道没用过，估计更简单点，毕竟有个图形化配置

artic

helendcany 发表于 2019-6-12 11:24
5 q+ N+ w% d3 g6 ]7 }$ Q标准库在system_stm32f10x.c第106行，如下
#if defined (STM32F10X_LD_VL) || (defined STM32F10X_MD_VL)  ...

4 T; b) `0 \. \4 m% D$ S, {直接把72000000改成8000000么？此外还需要改什么，对串口，定时器有啥影响
% G, N4 |/ `% N8 O6 \

helendcany

artic 发表于 2019-6-12 13:21
直接把72000000改成8000000么？此外还需要改什么，对串口，定时器有啥影响

: a$ K) C" [) g& O' _. M不是啊，看我发上来的代码把第10行屏蔽了，把第5行取消屏蔽。串口分频值 ，定时器分频 重装都是根据时钟频率计算的，肯定有影响啊
另外不明白你为什么要用8M，何必呢。72M哪里满足不了你
& \7 r  d9 f4 c8 z: b; q8 p; y

yxlk

修改启动文件init函数，main前还有一些函数，追踪一下就能找到

artic

helendcany 发表于 2019-6-12 13:53
不是啊，看我发上来的代码把第10行屏蔽了，把第5行取消屏蔽。串口分频值 ，定时器分频 重装都是根据时钟 ...

/ c: p  L' }0 `- F8 l+ R6 b改成8MHZ想得是降低功耗。
8 p- \) U$ f5 n, t, `8 Q2 x

relchhiclty

在 STM32 中，一共有 5 个时钟源，分别是 HSI 、 HSE 、 LSI 、 LSE 、 PLL 。
( A# _8 h0 [- i, M; W% @3 k
①HSI 是高速内部时钟， RC 振荡器，频率为 8MHz ；
7 ^, F) r1 f2 S" \+ V
+ l# `6 P( A' q& h2 L$ S②HSE 是高速外部时钟，可接石英 / 陶瓷谐振器，或者接外部时钟源，频率范围是 4MHz – 16MHz ；

③LSI 是低速内部时钟， RC 振荡器，频率为 40KHz ；

④LSE 是低速外部时钟，接频率为 32.768KHz 的石英晶体；

⑤PLL 为锁相环倍频输出，严格的来说并不算一个独立的时钟源， PLL 的输入可以接 HSI/2 、 HSE 或者 HSE/2 。PLL倍频可选择为 2 – 16 倍，但是其输出频率最大不得超过 72MHz 。

7 T/ ~& {9 w! w) z5 _; N9 M% F其中， 40kHz 的 LSI 供独立看门狗 IWDG 使用，另外它还可以被选择为实时时钟 RTC 的时钟源。另外，实时时钟 RTC 的时钟源还可以选择 LSE ，或者是 HSE 的 128 分频。

1 ], _0 v+ w' Y" z' Y4 @STM32 中有一个全速功能的 USB 模块，其串行接口引擎需要一个频率为 48MHz 的时钟源。该时钟源只能从 PLL 端获取，可以选择为 1.5 分频或者 1 分频，也就是，当需使用到 USB 模块时， PLL 必须使能，并且时钟配置为 48MHz 或 72MHz 。

' A6 n. m7 |& `% a: }另外 STM32 还可以选择一个时钟信号输出到 MCO 脚 (PA.8) 上，可以选择为 PLL 输出的 2 分频、 HSI 、 HSE 或者系统时钟。

$ l: @$ y2 r1 ~- Z* Q3 o8 M1 m& m系统时钟 SYSCLK ，它是提供 STM32 中绝大部分部件工作的时钟源。系统时钟可以选择为 PLL 输出、 HSI 、 HSE 。系系统时钟最大频率为 72MHz ，它通过 AHB 分频器分频后送给各个模块使用， AHB 分频器可以选择 1 、 2 、 4 、 8 、 16 、 64 、 128 、 256 、 512 分频，AHB分频器输出的时钟送给 5 大模块使用：
8 V% E2 {7 j2 _
1 _7 G' J; t3 |: E1 t       ①送给 AHB 总线、内核、内存和 DMA 使用的 HCLK 时钟；
$ F* V6 }% e" ?4 i5 o3 p) B
3 b0 o5 Q4 x/ p! \4 x0 d- P       ②通过 8 分频后送给 Cortex 的系统定时器时钟STCLK；
: S/ o2 K2 h) ]1 G8 o
       ③直接送给 Cortex 的空闲运行时钟 FCLK ；

       ④送给 APB1 分频器。 APB1 分频器可以选择 1 、 2 、 4 、 8 、 16 分频，其输出一路供 APB1 外设使用（ PCLK1 ，最大频率 36MHz ），另一路送给定时器 (Timer)2 、 3 、 4 倍频器使用。该倍频器根据PCLK1的分频值自动选择 1 或者 2 倍频，时钟输出供定时器 2 、 3 、 4 使用。

       ⑤送给 APB2 分频器。 APB2 分频器可以选择 1 、 2 、 4 、 8 、 16 分频，其输出一路供 APB2 外设使用（ PCLK2 ，最大频率 72MHz ），另外一路送给定时器 (Timer)1 倍频使用。该倍频器根据PCLK2的分频值自动选择1 或 2 倍频，时钟输出供定时器 1 使用。另外 APB2 分频器还有一路输出供 ADC 分频器使用，分频后送给 ADC 模块使用。 ADC 分频器可选择为 2 、 4 、 6 、 8 分频。
  D8 F/ n/ G" ~( Y" `" f/ d' N: Z
2 M% {) C, [" G1 _% k需要注意的是定时器的倍频器，当 APB 的分频为 1 时，它的倍频值为 1 ，否则它的倍频值就为 2 。

anguchou

:):)