找回密码
 注册
关于网站域名变更的通知
查看: 563|回复: 2
打印 上一主题 下一主题

FPGA ------- FIR滤波器之传统抽头延迟线

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-6-11 10:43 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
滤波器原理:滤波器就是对特定的频率或者特定频率以外的频率进行消除的电路,被广泛用于通信系统和信号处理系统中。从功能角度,数字滤波器对输入离散信号的数字代码进行运算处理,以达到滤除频带外信号的目的。
# O) B# j6 f' Q
8 @7 J# |6 d! `8 V有限冲激响应(FIR)滤波器就是一种常用的数字滤波器,采用对已输入样值的加权和来形成它的输出。  b: V: _* b+ \2 W& `  D: [" C
* j" W* x- p6 g: V5 D. {: v
其系统函数为:
( U2 _% E- Q) g) w% }+ q' z! P  ?
% c. [% t5 Z' t$ G/ t9 C, X
游客,如果您要查看本帖隐藏内容请回复

3 D# ]/ k3 o0 }* {" C% m. F! p0 W& G: U% T: r/ O
. [6 |( E$ o: c: T1 b- w) s

- d5 }- i* O: o8 ]! I" t

该用户从未签到

2#
发表于 2019-6-11 16:55 | 只看该作者
想要查看隐藏内容 你就得回复啊

该用户从未签到

3#
发表于 2022-9-21 16:27 | 只看该作者
FPGA ------- FIR滤波器之传统抽头延迟线
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-6 15:07 , Processed in 0.171875 second(s), 27 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表