关于网站域名变更的通知

EDA365电子论坛网»电子社区 › 研发技术版块 › FPGA|CPLD论坛 › 用Verilog+HDL实现基于FPGA的通用分频器的设计

发新帖

查看: 286|回复: 2

上一主题

下一主题

用Verilog+HDL实现基于FPGA的通用分频器的设计

该用户从未签到

电梯直达

跳转到指定楼层

1^#

发表于 2019-6-11 07:30 | 只看该作者回帖奖励

回帖奖励

|倒序浏览 |阅读模式

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

用Verilog+HDL实现基于FPGA的通用分频器的设计

游客，如果您要查看本帖隐藏内容请回复

收藏0 淘帖0 支持！0 反对！0

下载资料威望不够？点击查看获取威望的N种方法>>

回复

EDA365微信号及QQ群号！

该用户从未签到

2^#

发表于 2019-6-11 17:06 | 只看该作者

看看楼主是如何设计的

下载资料威望不够？点击查看获取威望的N种方法>>

回复支持反对

该用户从未签到

3^#

发表于 2022-9-21 16:25 | 只看该作者

Verilog+HDL实现基于FPGA的通用分频器的设计

下载资料威望不够？点击查看获取威望的N种方法>>

回复支持反对

发新帖

推荐内容 /1

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-21 05:40 , Processed in 0.140625 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表