基于FPGA的曼彻斯特编译码电路设计

A-Lin

基于FPGA的曼彻斯特编译码电路设计

! I- J3 n& v- ^9 X, a3 w4 i
运用 V HDL 硬件描述语言以及 Max2plus 软件平台 ,采用超前滞后型全数字锁相环提取位同步时钟的方法 ,设计了一种基于全数字锁相环的曼彻斯特编译码电路 ,给出了详细的设计过程和波形仿真。
6 z6 l* Z" N6 I; X6 ^* Y4 y

游客，如果您要查看本帖隐藏内容请回复

wu68aq

回复看看楼主怎么设计的

雷北城

基于FPGA的曼彻斯特编译码电路设计