本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › 研发技术版块 › FPGA|CPLD论坛 › testbench教程——verilog testbench preliminary
返回列表 发新帖
查看: 292|回复: 2
打印 上一主题 下一主题

testbench教程——verilog testbench preliminary

[复制链接]
A-Lin

该用户从未签到
跳转到指定楼层
1#
发表于 2019-6-5 13:30 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录！

您需要 登录 才可以下载或查看，没有帐号？注册

x
testbench教程——verilog testbench preliminary
, j" K/ }8 A" e. w, j1 T% Q  p4 p1 d) P, f% D! g6 V  H" H
游客，如果您要查看本帖隐藏内容请回复
" d/ g9 p6 e$ K2 o+ Q2 g0 E0 K
6 A; q! R4 v* W# ~) w" y: Q

下载资料威望不够？点击查看获取威望的N种方法>>
回复

举报

EDA365微信号及QQ群号！
wu68aq

该用户从未签到
2#
发表于 2019-6-5 16:15 | 只看该作者
这是引文版的吗

下载资料威望不够？点击查看获取威望的N种方法>>
回复 支持 反对

举报

sanye

该用户从未签到
3#
发表于 2019-7-5 19:50 | 只看该作者
想学testbench写法

下载资料威望不够？点击查看获取威望的N种方法>>
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-11 22:40 , Processed in 0.156250 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表