Tcl与Design Compiler ——其他的时序约束选项（上）

uperrua

Tcl与Design Compiler  ——其他的时序约束选项（上）

之前讲了基本的时序路径约束，现在我们来看一下其他的约束，然后通过实战来讲解一些其他的约束。实战中也没有前面的“理论”中的约束类型，但是可以通过实战来了解其他的约束。本文的具体内容是：

　　　　·多时钟同步约束

　　　　·门控时钟的约束

　　　　（实战：）

　　　　·正负边沿触发器的约束

　　　　·输入输出延时的非默认约束

　　　　·输入输出有多个路径驱动（类似多时钟同步）

1、多时钟同步的时序约束

前面的讲了基本的时序路径约束，也就是那些约束是基于类似下面电路类型的：

( z; Q/ w: W/ d2 _/ \2 a7 C

游客，如果您要查看本帖隐藏内容请回复

& u2 c. j+ O/ ^+ i: V$ `2 t

( R& ^5 o% i3 ^4 y

yxlk

最近正在找这方面的资料 谢谢楼主分享

leilei4908

多谢楼主分享
5 k4 `" W. T" M% P