TA的每日心情 | 开心
2019-11-19 15:19 |
|---|
签到天数: 1 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
6 n$ s$ }& Y, B) J5 I( s! N9 D5 t' ~' }# i% k+ w/ `& I' |
7 ]2 ~& B0 w4 p7 f. n+ U+ V EP3C80 : BGA封装, 484 PIN , 内核电压1.2V , PLL电源2.5V, IO 电源3.3V; EP3C80 为主CPU, EP3C80同时外挂ARM7 和DSP . EP3C80 分别以异步总线的方式与ARM7 和DSP连接.
$ w0 ?! k% M: ^% f- i& j: X& `! C5 c/ J K( C. N' V
这样一个架构的主板,居然出现一个问题,ARM7 和DSP工作不正常, 时好时坏. 各种各样的异常现象出现. 以前用EP2C35的时候, ARM7和DSP没有出现问题,不知啥原因,现在换FPGA后,出现了这个问题?$ ~/ O" P; q1 ^8 J; g+ k
% z5 B8 S3 P$ Q" C3 U! H6 ~
经过各种测试发现, 出现这个问题原来是FPGA局部工作不正常, 导致FPGA和ARM7,DSP工作的通信端口工作不正常.' p, t) }* s4 ^3 ~8 m) v" ~
* R- G# _- G5 C% @* t
怎样解决这个问题?
4 N; R! T3 T( h) E
0 Q; j8 b8 k8 Y0 s! M FPGA 上电完成后, ARM7,DSP 都上电完成后,所有程序都初始完成,使用FPGA 硬件配置管脚复位, FPGA重新从配置芯片导程序到FPGA内部,FPGA主程序重新对DSP,ARM7硬件复位管脚复位.# {! }2 }0 U$ C" D: [! N
. O/ X4 t& n9 H+ p- T 结果: 问题解决!
. P7 }9 P+ p1 Q) }! ~3 O4 l) V4 d1 I& P i1 x' C6 j8 i" c
总结: CYCLONE III FPGA芯片对 电源上电顺序有严格要求,否则FPGA程序工作不正常!1 L( ?% N7 t6 i/ O' Y
; e9 p" M/ ?; ^2 c& Z7 `. o" m |
|
/1 
发表于 2019-5-31 09:46
收藏
淘帖
支持！
反对！