FPGA ------- 设置伪路径

pulbieup

FPGA ------- 设置伪路径

什么是伪路径？

伪路径就是存在，但是不起作用的路径，因此没有必要对它进行时序分析。

为什么要排除伪路径？

这样可以移除无效的时序路径；

跳过路径优化，因此可以节省时间和资源。

! z; i$ {/ j+ K4 k* ^' Y

游客，如果您要查看本帖隐藏内容请回复

artic

申请查阅