FPGA ------- 时序分析中的基本概念和术语（续篇完）

mytomorrow

FPGA ------- 时序分析中的基本概念和术语（续篇完）

! m& c" h1 g/ p! @5 k

这个笔记记录的是《Vivado入门与提高》课程的关于时序分析的这一节的内容，目的是为了备忘。

其实，以前也有这样的博文了，这里再次记录下是为了加深印象与理解。静态时序分析

目录

- A) {" H% K$ T+ P$ [* g3 U

Launch vs Capture Edges

0 \+ o. j$ W- Z8 S. X

Timing Path

- h' y- I  ?/ o) A

Timing Path Sections

Data Arrival Time

Clock Arrival Time

Data Required Time - Set up

7 I1 p4 ]! U: _( n4 Q

Data Required Time - Hold

Setup Slack

- v3 ^$ F  W$ f0 K' P: J2 r1 d. |

Hold Slack

/ y  t% ?# |8 J+ C9 ~/ m
9 {; _2 I) c/ X0 i7 I; g! |
2 ^, |  T3 z& F, d
! x* i  N: P2 G- D9 |
* E+ j( x$ o& W& L  Q# y6 k3 O( f" Z

Data Required Time - Set up

# u; i0 w; V9 Y$ w& w

游客，如果您要查看本帖隐藏内容请回复

helendcany

申请查阅