EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
FPGA ------- 时序分析中的基本概念和术语 这个笔记记录的是《Vivado入门与提高》课程的关于时序分析的这一节的内容，目的是为了备忘。 其实，以前也有这样的博文了，这里再次记录下是为了加深印象与理解。静态时序分析 目录 Launch vs Capture Edges Timing Path Timing Path Sections Data Arrival Time Clock Arrival Time Data Required Time - Set up Data Required Time - Hold Setup Slack Hold Slack Launch vs Capture Edges 4 E* q2 B1 k) n
, {. V& i3 [+ z: o: z' [1 o7 E' x
( q, b7 g1 G7 M0 u3 V7 p |7 \
, |3 ~8 E' m3 p; X9 A1 [
2 L# o+ m3 D' p- \7 @7 D' v* {
8 U3 o# N3 O2 D: ?! ^8 I* Z3 E/ J$ {! `
" Y3 I/ a' I! C
| 
/1 
发表于 2019-5-29 10:58
收藏
淘帖
支持！
反对！