EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
FPGA ------- 时序分析中的基本概念和术语 这个笔记记录的是《Vivado入门与提高》课程的关于时序分析的这一节的内容,目的是为了备忘。 其实,以前也有这样的博文了,这里再次记录下是为了加深印象与理解。静态时序分析 目录 Launch vs Capture Edges Timing Path Timing Path Sections Data Arrival Time Clock Arrival Time Data Required Time - Set up Data Required Time - Hold Setup Slack Hold Slack Launch vs Capture Edges 0 L6 o1 W* i) c# t* W( L
5 q3 H# P5 z0 a
- o, D& d* B# M. f+ Z1 p
7 n4 D7 @5 ?+ S4 A- d- T5 Y
; f- P; h; o. C& M
8 Z4 t1 k$ |: C) {, o
* k6 u: v; f" e3 W% }% M |