找回密码
 注册
关于网站域名变更的通知
查看: 487|回复: 2
打印 上一主题 下一主题

初学FPGA1 

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-5-29 07:00 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
初学FPGA1

6 {- T4 U8 o; G说明:有些妙句是从别人文档中摘抄,在此表示感谢。
( I2 d9 M8 n, L6 _' d/ Y6 j  `( ]% f. e0 p/ L  q
7 @* o9 S7 Q* ^' n8 C
, u+ ]- P( h# _- ^0 K# M

7 o0 S/ @) D9 ~1 z/ E: O1、开始学习FPGA。( g4 [" Q% K* T% k' O. o5 D4 X6 z& z

2 Y: z4 `7 p0 x: c1 i/ h2、从FPGA的发展趋势来看,将来的硬件工程师,掌握FPGA已成为其必备的基本技能之一。: d% t* g$ f3 l6 H* ]% _( t

, o- q: d4 G+ o3 K1 D# n3 e! r) Z9 t3、FPGA == Filed Progammabl Gate Array  现场可编程门陈列。
6 i5 `- ~1 ^% Y- k% m8 x
; o8 I$ O2 u9 t4、看来以后的硬件工程师的硬件要打上双引号了,更多地也是用软件去设计自己的硬件电路,相对之前传统的硬件电路设计,它具有更多的优势:当需要改变硬件电路时,已不在需要特意改变PCB板,而只要修改下程序即可,明显地缩短了开发周期和节约成本;它能够将更多的数字电路集成在内部,明显地降低了画PCB板的难度等等。
' q6 T! b9 g, J. y0 ], l4 a/ M4 @; L- f
; k6 ?# n0 ~. F, k5、FPGA内部可分为三个部分:IOB(Input Output Block)输入输出块、Interconnect内部连线 和 CLB(Configurable Logic Block)可配置逻辑块。
" t7 [+ P! c8 H2 z, P
* n/ [/ P% X# Y7 o# p- n6、FPGA是由存放在片内RAM中的程序来决定其工作状态的,因此需要对片内RAM进行编程。
$ S4 o3 s; R( Y& {& n# L8 S8 A: V2 Q4 C$ \  Q( _4 p
7、FPGA 芯片主要由 6 部分完成,分别为 :可编程输入输出单元、基本可编程逻辑单元、完整的时钟管理、嵌入块式 RAM、丰富的布线资源、内嵌的底层功能单元和内嵌专用硬件模块。
8 @3 ?* Y; C4 S/ A% r" p4 z4 F* D- y; r+ A( q4 d0 E
8、可编程输入输出单元:相当于一般mcu的IO口,是FPGA内部与外部通信的接口,当然外部信号也可以直接送入到FPGA内部单元。  c# B' \; v  R+ Z9 |8 `
# Q& D/ x( r, N

2 }. z! f6 R8 P/ v# L& b$ Y4 S$ s/ |% k6 U
1、今天看到这么一帖子,觉得初学者可以参考参考;) N6 y- ~* V+ ^; U8 P9 S
      1).你觉的FPGA是什么样的东西啊?
9 s; w; M) W! e; E* ~$ H( T      2).你觉的FPGA可以做点什么啊?) t! L8 ], W4 w; E1 [" I$ M
      3).你想用FPGA来实现什么功能啊?
* e" i. H0 O" d$ N0 o+ x8 h8 m0 `      4).实现这些功能需要什么支持? 软件编写和硬件平台
7 T% d0 S4 B8 l  u+ s: \      5).你觉得如果你一定要用FPGA,你觉得你还欠缺什么啊? 需要学习的学习,买的买。) D, x* e: ?: ~/ D- p4 m7 y% b7 d

1 _0 D+ H: F2 [2 G: O    呵呵,顺便大家也一起来谈谈呀,通过自己的学习,慢慢地完善自己的答案!
, r" ]" V# F  L0 s- e, s+ S9 O" x5 [
6 N3 q+ L' i/ f1 I2、今天看了周立功先生的一博客,很受启发!+ S7 i/ P; M& I8 a" ?& v- n) M  G
      貌似发不了链接,大家去百度搜:再论初学者如何学习FPGA!   去看下 周先生的博客吧。$ `- ?- D# V" @

. b4 t5 q9 H) O* J& K4 t. J3、Quartus II 就是一个转换器。把你理解的逻辑语言转换成FPGA能理解的器件语言,实现你的思想,给你无限的发挥空间。
9 W; e4 h" f8 g9 ~* g  a; }3 {, }4 Z# F) i8 |: Q
4、分享个资料,忘了好像也是在这个论坛里面哪位兄弟那下的,在此表示飞长地感谢,分享快乐!$ j0 n' @. A8 a* T

( w# {0 a# J; a. g9 a# p- C5、信号是个很敏感很没有安全感的芊芊女子,帅哥们,是你们表现的好机会来了~~  
8 L' j0 R7 e! M2 Y; m' X
( U: h# r: ]- f9 Y! i2 d6、作为 FPGA 设计中比较独特的一个原则就是,这个世界不是你创造的,所以你必须去适应它,而不是顽固自己的意图。换句话说:坏人也是人,不是说你不能做,但都已经告诉你坏人不好了,你干嘛还要去做呢?
/ G4 U2 c' S/ |
' x+ J7 t9 ?" k8 G7、看理论看的云里雾里的,但相信,多过几次就好了!
& O( x3 Q( R1 m" j7 X; M) f  T3 N+ v0 Z* K- {; i/ x/ I3 D
& J) f. E; q  O& _2 w
5 [% H2 F  P0 S4 {
4 \( P/ m0 r9 m
1、学习LED实验3 D4 K1 ~1 [& @
  1)、该视频给出的一个完整工程的步骤:建立顶层原理图文件(貌似先大体乱建个),同时也就创建了一个工程 ---> 建立实现LED的模块,编程,保存(注:保存的文件名要与模块的实体名一致;模块的文件名不能与顶层文件名一致,不然在添加原理图时,不能实现添加) --- > 将文件生成模块(File---Create Update --- Create Symbol Files for Current File)--- 》 回到原理图顶层文件,添加生成的模块,连线 ---> 编译,管脚指配(在顶层原理图中点右键,选择Locate,Locate in pin Planner),下载到对应FPGA板上。% y% C& j( r, @9 _
  2)、下载模式:JTAG模式下载对应 .sof文件; Active Serial Programming 模式下载对应.pof文件
8 V) b0 a! r. T/ [4 |, Q4 C+ J
) W( ]5 G; C# o1 B1 p, t6 W5 h  }9 r
5 V6 k9 o% K6 K7 n
1 b5 D+ Z6 `# k8 {& Q1 a/ j. H6 ^$ J$ R; H$ d
1、HDL三种建模方式:结构描述方式、数据流描述方式和行为描述方式。
+ V1 E% Q7 E% J3 j) c0 o) Z4 M( h- r9 p8 z1 l6 {
2、1)、只有寄存器类型的信号才可以在always和initial 语句中进行赋值,类型定义通过reg语句实现。6 F: z0 Z; s1 a2 s' s& k. l0 [1 N
     2)、always 语句是一直重复执行,由敏感表(always 语句括号内的变量)中的变量触发。$ _9 t- D: @% t9 ^' p
     3)、always 语句从0 时刻开始。' p& E* B- A; U; ?
     4)、在begin和end 之间的语句是顺序执行,属于串行语句。+ n" Z1 e6 }) U" W5 N2 i2 z

; U, G% X7 P" L! p3、o 或O         (表示八进制),b 或B       (表示二进制),d 或D  (表示十进制),h 或H       (表示十六进制)之一;2 U8 w1 @7 O& ^7 C3 J3 s

) D: _+ V( {2 [) t$ R4 ?
游客,如果您要查看本帖隐藏内容请回复

; o# `" O0 p1 ]: c( K; O& P& @
/ G% ?5 F9 t6 J7 V

该用户从未签到

2#
发表于 2019-5-29 07:55 | 只看该作者
初學者入門的好觀念
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-10 00:59 , Processed in 0.156250 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表