时钟抖动浅记------- FPGA

mytomorrow

时钟抖动是指芯片的某一个给定点上时钟周期发生暂时的变化，即相邻两个时钟周期之间存在差值。这个误差是时钟发生器内部产生的，和晶振或者PLL内部电路有关，时钟信号传播过程中的噪声对其也有影响。
1 ?8 W0 K! H/ d. `$ x; _* D
% `; v" z5 D) n# Q5 F3 {0 V

游客，如果您要查看本帖隐藏内容请回复

3 C  y+ n$ Q2 R% a* v

clovep

谢谢分享