时钟抖动浅记------- FPGA

mytomorrow

时钟抖动是指芯片的某一个给定点上时钟周期发生暂时的变化，即相邻两个时钟周期之间存在差值。这个误差是时钟发生器内部产生的，和晶振或者PLL内部电路有关，时钟信号传播过程中的噪声对其也有影响。
1 ~, }! r5 i$ a( Z

游客，如果您要查看本帖隐藏内容请回复

; C) n: |4 A. b: j3 e9 K& y
" H( l+ b4 @8 {- b6 S2 g: U. q3 n% X

clovep

谢谢分享