本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › 研发技术版块 › FPGA|CPLD论坛 › 大神教你理解verilog HDL语言的一些概念
返回列表 发新帖
查看: 287|回复: 1
打印 上一主题 下一主题

大神教你理解verilog HDL语言的一些概念

[复制链接]
Zedd

该用户从未签到
跳转到指定楼层
1#
发表于 2019-5-24 13:53 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录！

您需要 登录 才可以下载或查看，没有帐号？注册

x
大神教你理解verilog HDL语言的一些概念
" j/ I( O; c0 L+ T+ z+ q
9 O; o! G, o2 C
一：基本
+ v7 }0 \) B. U6 |Verilog中的变量有线网类型和寄存器类型。线网型变量综合成wire，而寄存器可能综合成WIRE，锁存器和触发器。
/ i& f4 K, N3 _8 k7 ?; F- ^% t5 n" ^3 }  s
游客，如果您要查看本帖隐藏内容请回复

2 ^1 y0 w* U) Q3 f

下载资料威望不够？点击查看获取威望的N种方法>>
回复

举报

EDA365微信号及QQ群号！
yxlk

该用户从未签到
2#
发表于 2019-5-24 18:27 | 只看该作者
看看楼主怎么说的

下载资料威望不够？点击查看获取威望的N种方法>>
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-9 15:54 , Processed in 0.140625 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表