找回密码
 注册
关于网站域名变更的通知
查看: 342|回复: 1
打印 上一主题 下一主题

FPGA -------7 Series FPGA中对MUX的设计指导

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-5-24 11:36 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
FPGA-------7 Series FPGA中对MUX的设计指导
- k& q6 \+ E' }8 J4 P/ \3 ?

5 j# [) o+ ^6 b4 s0 j7 Y
目录
2 `' D9 I8 r: q
MUXF7_D

8 ~& C( M3 z% N! n# _5 Z4 q
MUXF7_L
) |' I! x1 N) w' u7 U
MUXF8

( l" B" n% O0 ^: {; N; Q
MUXF8_D

7 r  F& E1 L$ i) l( P, q+ m
MUXF8_L

9 k- A9 [7 Y! L, i2 A) N
" M7 _0 T8 ?2 Q( r6 c, u( [7 S4 W2 G# f" o/ [4 @- w+ s
/ O) W# N& Y6 Q1 s* t/ O( V
内容来自:Xilinx 7 Series FPGA and Zynq-7000 All Programmable SoC Libraries Guide for HDL Designs
MUXF7
Primitive: 2-to-1 Look-Up Table Multiplexer with General Output

7 p: R" `. ^2 _# X4 Q+ P! W8 O
/ B: e3 I4 ^6 h$ P0 X  }
游客,如果您要查看本帖隐藏内容请回复
2 K. t6 f) ]( U: J+ K8 v
6 o6 k4 b  Z8 v% G" G

该用户从未签到

2#
发表于 2019-5-24 18:22 | 只看该作者
回复看看隐藏内容
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-9 20:03 , Processed in 0.156250 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表