EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
2 n- _( Z9 b l3 h2 c8 _* O& P- I6 f
. v9 P, f% Z8 X2 y2 g1 L C, j- _
: |; I# D. }8 N4 f9 H( m! A% ?1 U* ]6 Q9 n9 g4 Z* i
随着半导体工艺的飞速发展和芯片工作频率的提高 ,芯片的功耗迅速增加 ,而功耗增加又导致芯片发热量的增大和可靠性的下降 。因此 ,功耗已经成为深亚微米集成电路设计中的一个重要考虑因素 。本文围绕 FPG A 功率损耗的组成和产生原理 ,从静态功耗 、动态功耗两大方面出发 ,分析了影响 FPG A 功率耗散的各种因素 ,并通过 A ctel 产品中一款低功耗的 FPGA 进一步进行说明 。最后提出了在 FPGA 低功耗设计中的一些问题 。# B4 V, v F( d9 }6 w
在传统的概念中，芯片工艺的改进将会带来性能的提高，成本的降低。同时，由于芯片内核电压的降低，其所消耗的功耗也随之降低，这一点到0.13um时代也是正确的。
$ A& E; f0 ^$ k% F+ X 但是在工艺进入90nm时代，甚至于以后的40nm或更小的工艺，出现了一点反常，芯片功耗将显著提高。 1 @) p: u2 A( S7 W+ V% \! q$ [
. j# q' }4 I" s$ p p M- | | 
/1 
发表于 2019-5-24 07:00
收藏
淘帖
支持！
反对！