|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
FPGA-------常数( localparam )和参数( parameter ) 3 p5 R4 L" \- z# o' V
# c2 j# C, @ f* O* G( k* c# r6 i O' F$ k6 c: ^9 {7 Y0 j* D
$ }3 K, f! P- O( O2 x) H2 w( \
在Verilog HDL中，使用localparam（局部参数）声明常量，可以使代码清晰并有助于以后的维护，例如声明数据总线的位宽和范围：8 H C- R# |. }1 u8 |) O% c
, @, o: Q3 Q2 F* Q* m; s
4 O9 J5 K+ b2 f
---------------------------------
* k: j( z$ t: Y/ P" D+ j/ c1 |( d" Y e, s4 _4 J
9 c, P( S, t: C/ e) qlocalparam DATA_WIDTH = 8;
8 p) d U/ H; x( H: M- v
6 k" n% a5 e5 Z5 i0 [: {* ] `) f P& G
DATA_RANGE = 2**DATA_WIDTH;1 P: ~9 A: ?& V
4 v( ] p4 ]0 C0 {6 T
- j& U5 x" m6 `0 y: Y' @---------------------------------
, ^: U# i+ m) I4 [8 `
. a' e# ^' S$ H' a R2 L+ _
7 V) D# e4 H4 t% e' Q$ T" ]0 [或定义符号端口名称：* R3 ], |3 A( h. m
* X- F. v5 x6 B3 X" w5 n
! p) n) \7 B+ R1 x5 F& Z2 @
|
|
/1 
发表于 2019-5-23 16:02
收藏
淘帖
支持！
反对！